關于VHDL語言中使用EVENT屬性的問題，高手請進？Event是指當一個事件發(fā)生時，VHDL要求它必須解釋到底發(fā)生了什么，這樣VHDL才能根據(jù)發(fā)生的事情來判斷！你只給一個事件。VHDL不知道發(fā)生了什

關于VHDL語言中使用EVENT屬性的問題，高手請進？

Event是指當一個事件發(fā)生時，VHDL要求它必須解釋到底發(fā)生了什么，這樣VHDL才能根據(jù)發(fā)生的事情來判斷！你只給一個事件。VHDL不知道發(fā)生了什么，所以它不能判斷

！換句話說，VHDL不支持無知的發(fā)生

！如果CLK“event”和CLK=“1”表示上升

相同的CLK“event”和CLK=“0”表示下降，else表示沒有變化

屬性event的值是布爾值，可以是“true”或“false”。當信號值在當前模擬周期內發(fā)生變化時，信號名稱為“event=”true“，否則，信號名稱為“event=”false”。

屬性lastuuvalue的值與信號值的類型相同，信號名稱為“l(fā)ast”uvalue是上一個模擬周期結束時的信號值。