什么是等效邏輯門？邏輯門是邏輯電路的基本組成部分，也可以由晶體管來(lái)構(gòu)成，邏輯門大概情況也可以可分基本都門、萬(wàn)用門和延展門等三種，其中基本都門又也可以統(tǒng)稱與門、或門和非門三種。邏輯門可以使信號(hào)的高低電平

什么是等效邏輯門？

邏輯門是邏輯電路的基本組成部分，也可以由晶體管來(lái)構(gòu)成，邏輯門大概情況也可以可分基本都門、萬(wàn)用門和延展門等三種，其中基本都門又也可以統(tǒng)稱與門、或門和非門三種。邏輯門可以使信號(hào)的高低電平能量轉(zhuǎn)化為響應(yīng)的邏輯信號(hào)，從而實(shí)現(xiàn)程序邏輯運(yùn)算。

把若干個(gè)有源器件和無(wú)源器件教材習(xí)題解答連線，通過(guò)一定會(huì)的功能要求，怎么制作在一塊半導(dǎo)體基片上，這樣的產(chǎn)品叫集成電路。若它結(jié)束的功能是邏輯功能或數(shù)字功能，則稱作數(shù)字集成電路。最簡(jiǎn)單的數(shù)字集成電路是板載顯卡邏輯門。

宏單元與FPGA邏輯模塊的關(guān)系是？

宏單元的概念最早充斥于CPLD，現(xiàn)在指的是一個(gè)最基本上單元的組合邏輯加一個(gè)最都差不多單元的時(shí)序邏輯。具體是一個(gè)查看表加一個(gè)DFF。伴隨著FPGA容量必然增加，邏輯單元的規(guī)模也在停止，態(tài)度在LUT從4然后輸入向6輸入發(fā)展起來(lái)，過(guò)去CLB的概念向SLICE（幾個(gè)宏單元）的發(fā)展。

FPGA分類？

依據(jù)FPGA基本都結(jié)構(gòu)，可將其可分基于組件乘積項(xiàng)（Product-Term）技術(shù)的FPGA和基于查找表（Look-Up-Table）技術(shù)的FPGA兩種。

（1）實(shí)現(xiàn)乘積項(xiàng)技術(shù)的FPGA主要由3個(gè)模塊橫列：邏輯單元陣列（Logic Cell Array）、可編程連線（PIA）和I/O再控制塊。

邏輯單元陣列：是FPGA的基本結(jié)構(gòu)，由它來(lái)基于基本上的邏輯功能。

可編程連線：你們負(fù)責(zé)信號(hào)傳遞，再連接所有的宏單元。

I/O再控制塊：你們負(fù)責(zé)選擇輸入的電氣特性操縱。

（2）查看表是由為L(zhǎng)UT，其本質(zhì)那就是一個(gè)RAM。目前FPGA中多在用4鍵入的LUT，所以我每一個(gè)LUT可以雷死一個(gè)有4位地址線的16×1的RAM。

LUT抽象描述：當(dāng)用戶是從原理圖或HDL語(yǔ)言詳細(xì)解釋了一個(gè)邏輯電路以后，F(xiàn)PGA開(kāi)發(fā)軟件會(huì)手動(dòng)換算邏輯電路的所有可能的結(jié)果，并把結(jié)果事前寫(xiě)入RAM，這樣每再輸入一個(gè)信號(hào)接受邏輯運(yùn)算就＝然后輸入一個(gè)地址接受查表，看出地址隨機(jī)的內(nèi)容，然后再輸出來(lái)去掉。

LUT缺陷：由于SRAM工藝的特點(diǎn)，掉電后數(shù)據(jù)會(huì)徹底消失，因此軟件調(diào)試期間是可以實(shí)際電纜電腦配置FPGA器件，調(diào)試完成后，要將數(shù)據(jù)特性在一個(gè)專用的EEPROM中（用通用編程器燒寫(xiě)），上電時(shí)由這片EEPROM對(duì)FPGA讀取數(shù)據(jù)，十幾個(gè)毫秒后FPGA即可都正常工作（亦可由CPU配置如何FPGA）。此類型的FPGA就像應(yīng)該不能接受程序加密。