計(jì)數(shù)器芯片使用方法？雙向計(jì)數(shù)器也能是從任何給定的計(jì)數(shù)序列向上或向外定時(shí)計(jì)數(shù)，這些從頭學(xué)習(xí)計(jì)數(shù)法“往上”并提升或減少到某個(gè)預(yù)設(shè)值，老是必須從預(yù)定值“向下”計(jì)數(shù)到零，那樣我們就是可以再產(chǎn)生一個(gè)在提升到零計(jì)

計(jì)數(shù)器芯片使用方法？

雙向計(jì)數(shù)器也能是從任何給定的計(jì)數(shù)序列向上或向外定時(shí)計(jì)數(shù)，這些從頭學(xué)習(xí)計(jì)數(shù)法“往上”并提升或減少到某個(gè)預(yù)設(shè)值，老是必須從預(yù)定值“向下”計(jì)數(shù)到零，那樣我們就是可以再產(chǎn)生一個(gè)在提升到零計(jì)數(shù)或其他預(yù)設(shè)值時(shí)激活碼激活的輸出。

這種類型的計(jì)數(shù)器是正常情況一般稱遞減計(jì)數(shù)器，（CTD）。在二進(jìn)制或BCD遞增計(jì)數(shù)器中，是對(duì)不知從何而來某個(gè)選擇設(shè)置值的每個(gè)外部時(shí)鐘脈沖電流，計(jì)數(shù)法減1。特殊的方法的雙用途IC，如TTL74LS193或CMOSCD4510，是4位二進(jìn)制Up或Down計(jì)數(shù)器，有一個(gè)額外的輸入引腳可中,選擇向上或向下計(jì)數(shù)寄存器模式。

4位往下計(jì)數(shù)器

什么是數(shù)字集成電路IC？

數(shù)字集成電路IC很多，主要注意有：

1、門電路和組合邏輯電路：與門電路、或門電路、與非門電路、編碼器、譯碼器等。

2、觸發(fā)器和時(shí)序邏輯電路：D觸發(fā)器、JK觸發(fā)器、計(jì)數(shù)器、寄存器等。

3、混合集成電路：時(shí)基電路、AD/DA轉(zhuǎn)換的電路等。

如何用JK觸發(fā)器設(shè)計(jì)計(jì)數(shù)器？

按數(shù)器增減分:加法計(jì)數(shù)器,減法計(jì)數(shù)器,加/減法計(jì)數(shù)器.

7.3.1異步模式計(jì)數(shù)器

一,異步二進(jìn)制計(jì)數(shù)器

1,異步模式二進(jìn)制加法計(jì)數(shù)器

分析什么圖7.3.1由JK觸發(fā)器分成的4位異步模式二進(jìn)制加法計(jì)數(shù)器.

分析方法:由邏輯圖到波形圖(所有JK觸發(fā)器均近似為T/觸發(fā)器的形式,且后一級(jí)觸發(fā)器的時(shí)鐘脈沖電流是前一級(jí)觸發(fā)器的輸出Q),再由波形圖到狀態(tài)表,由此分析出其邏輯功能.

2,同步異步二進(jìn)制減法計(jì)數(shù)器

減法運(yùn)算規(guī)則:0000-1時(shí),可視為(1)0000-111111111-11110,其余以此類推.

注:74LS163的引腳排列和74LS161相同,不同之處是74LS163需要同步清零.

(2)CT74LS161的邏輯功能

①0時(shí)異步模式清零.C00

②1,0時(shí)歌詞同步左行置數(shù).

③1且CPTCPP1時(shí),遵循4位自然二進(jìn)制碼進(jìn)行同步二進(jìn)制數(shù)器.

④1且CPT·CPP0時(shí),計(jì)數(shù)器狀態(tài)持續(xù)變?yōu)?

4,反饋信息置數(shù)法完成任務(wù)N進(jìn)制計(jì)數(shù)器

方法如下:

·描寫狀態(tài)SN-1的二進(jìn)制代碼.

·求接近歸零邏輯,即求置數(shù)再控制端的邏輯表達(dá)式.

·畫連線圖.

(集成顯卡計(jì)數(shù)器中,清零,置數(shù)均采用網(wǎng)絡(luò)同步的有74LS163均區(qū)分同步異步的有74LS193,74LS197,74LS192清零需要異步運(yùn)行,置數(shù)需要離線的有74LS161,74LS160有的只具有異步運(yùn)行清零功能,如CC4520,74LS190,74LS19174LS90則具有異步清零和異步運(yùn)行置9功能.等等)

試用CT74LS161構(gòu)成模小于等于16的N進(jìn)制計(jì)數(shù)器

5,歌詞同步二進(jìn)制加/減計(jì)數(shù)器

二,網(wǎng)絡(luò)同步十進(jìn)制加法計(jì)數(shù)器

8421BCD碼同步十進(jìn)制加法計(jì)數(shù)器電路分析

三,集成顯卡同計(jì)數(shù)器

1,獨(dú)立顯卡十進(jìn)制不同步的加法計(jì)數(shù)器CT74LS160

(1)CT74LS160的引腳排列和邏輯功能示意圖

圖7.3.3CT74LS160的引腳排列圖和邏輯功能示意圖

(2)CT74LS160的邏輯功能

①0時(shí)異步清零.C00

②1,0時(shí)歌詞同步分頭并進(jìn)置數(shù).

③1且CPTCPP1時(shí),明確的BCD碼并且離線十進(jìn)制定時(shí)計(jì)數(shù).

④1且CPT·CPP0時(shí),計(jì)數(shù)器狀態(tài)一直保持增加.

2.獨(dú)立顯卡十進(jìn)制歌詞同步加/減計(jì)數(shù)器CT74LS190

其邏輯功能示意圖如教材圖7.3.15所示.功能如教材表7.3.10所示.

獨(dú)立顯卡計(jì)數(shù)器小結(jié):

獨(dú)立顯卡十進(jìn)制離線加法計(jì)數(shù)器74160,74162的引腳排列圖,邏輯功能示意圖與74161,74163是一樣的,不同的是,74160和74162是十進(jìn)制歌詞同步加法計(jì)數(shù)器,而74161和74163是4位二進(jìn)制(16進(jìn)制)離線加法計(jì)數(shù)器.此外,74160和74162的區(qū)別是,74160區(qū)分的是異步清零,而74162按結(jié)構(gòu)的是離線清零.

74190是單時(shí)鐘集成顯卡十進(jìn)制不同步的可逆計(jì)數(shù)器,其引腳排列圖和邏輯功能示意圖與74191是一樣的.74192是雙時(shí)鐘集成十進(jìn)制歌詞同步可逆計(jì)數(shù)器,其io口排列圖和邏輯功能示意圖與74193完全相同.

7.3.3依靠計(jì)數(shù)器的級(jí)聯(lián)我得到大容量N進(jìn)制計(jì)數(shù)器

計(jì)數(shù)器的級(jí)聯(lián)是將多個(gè)計(jì)數(shù)器串接起來,以完成計(jì)數(shù)寄存器容量更大的N進(jìn)制計(jì)數(shù)器.

1,異步模式計(jì)數(shù)器好象沒有專門的進(jìn)位模擬輸出端,大多數(shù)這個(gè)可以用本級(jí)的高位輸出信號(hào)驅(qū)動(dòng)程序下一級(jí)計(jì)數(shù)器數(shù)器,即常規(guī)并行通信進(jìn)位來擴(kuò)充卡容量.

舉些例子:74LS290

(1)100進(jìn)制計(jì)數(shù)器

(2)64進(jìn)制計(jì)數(shù)器

2,網(wǎng)絡(luò)同步計(jì)數(shù)器有進(jìn)位或借位輸出端,可以不你選擇最合適的進(jìn)位或借位輸出信號(hào)來驅(qū)動(dòng)程序下一級(jí)計(jì)數(shù)器數(shù)器.離線計(jì)數(shù)器多路復(fù)用的有兩種,一種級(jí)間常規(guī)串行進(jìn)位,即異步,這種是將低位計(jì)數(shù)器的進(jìn)位輸出再才是高位計(jì)數(shù)器的時(shí)鐘脈沖序列,異步運(yùn)行的速度較慢.另外一種級(jí)間常規(guī)分頭并進(jìn)進(jìn)位,即不同步的,這種像是是把各計(jì)數(shù)器的CP端連在一起接統(tǒng)一的時(shí)鐘脈沖,而低位計(jì)數(shù)器的進(jìn)位輸出送高位計(jì)數(shù)器的計(jì)數(shù)控制端.

舉例說明:74161

(1)60進(jìn)制

(2)12位二進(jìn)制計(jì)數(shù)器(慢速計(jì)數(shù))

12位二進(jìn)制計(jì)數(shù)器(迅速計(jì)數(shù))

7.4寄存器和移位寄存器

寄存器是由具備存儲(chǔ)功能的觸發(fā)器陣列出聲近似的.一個(gè)觸發(fā)器可以讀取1位二進(jìn)制代碼,存放n位二進(jìn)制代碼的寄存器,需用n個(gè)觸發(fā)器來所構(gòu)成.

聽從功能的不同,可將寄存器分成三類基本寄存器和移位寄存器兩大類.基本寄存器沒法聯(lián)成一體送入數(shù)據(jù),必須時(shí)也只能并行作為輸出.移位寄存器中的數(shù)據(jù)這個(gè)可以在偏移脈沖波作用下順次排列逐位左移或左移,數(shù)據(jù)既可以不右行鍵入,左行作為輸出,也可以串行然后輸入,串行輸出,還可以并行輸入輸入,串行輸出,串行輸入,聯(lián)成一體輸出,非常靈活自如,用途也很廣.

7.4.1都差不多寄存器

概念:在數(shù)字電路中,單獨(dú)貯存二進(jìn)制數(shù)據(jù)或代碼的電路稱作寄存器.

1,單拍工作基本寄存器

無論是寄存器中以前的內(nèi)容是什么,如果送數(shù)完全控制時(shí)鐘脈沖序列CP上升沿等待,加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D0～D3,就立刻被扔入進(jìn)寄存器中,即有:

2.雙拍工作都差不多寄存器

(1)清零.CR0,異步模式清零.即有:

(2)送數(shù).CR1時(shí),CP迅速下降沿送數(shù).即有:

(3)保持.在CR1,CP猛升沿以外時(shí)間,寄存器內(nèi)容將持續(xù)變?yōu)?

7.4.2移位寄存器

1.雙向移位寄存器

四位向左移寄存器:

時(shí)鐘方程:

驅(qū)動(dòng)方程:

狀態(tài)方程:

右移位寄存器的狀態(tài)表:

輸入輸入

現(xiàn)態(tài)

次態(tài)

只能說明

DiCP

1↑

1↑

1↑

1↑

0000

1000

1100

1110

1000

1100

1110

1111

連續(xù)輸入4個(gè)1

單方向移位寄存器具高以上主要特點(diǎn):

單向移位寄存器中的數(shù)碼,在CP脈沖波操作下,也可以由前到后左移或左移.

n位雙向移位寄存器這個(gè)可以存行李n位二進(jìn)制代碼.n個(gè)CP驅(qū)動(dòng)信號(hào)即可能夠完成串行然后輸入工作,數(shù)百年間可從Q0～Qn-1端我得到并行的n位二進(jìn)制數(shù)碼,再用n個(gè)CP脈沖電流又可實(shí)現(xiàn)串行輸出不能操作.

若串行鍵入端狀態(tài)為0,則n個(gè)CP驅(qū)動(dòng)信號(hào)后,寄存器便被清零.

2.頓井站移位寄存器

M0時(shí)向右移動(dòng)M1時(shí)左移

3.板載顯卡頓井站移位寄存器74LS194

CT74LS194的引腳排列圖和邏輯功能示意圖:

CT74LS194的功能表:

工作狀態(tài)

0×××

100×

101↑

110↑

111×

同步異步清零

盡量

向左移

左移

右行鍵入

7.4.3移位寄存器的應(yīng)用

一,圓環(huán)形計(jì)數(shù)器

1,環(huán)形計(jì)數(shù)器是將單向移位寄存器的串行鍵入端和串行輸出來端聯(lián)成一體,近似一個(gè)張開時(shí)的環(huán).

結(jié)構(gòu)特點(diǎn):,將要FFn-1的輸出低Qn-1接到FF0的再輸入端D0.

工作原理:依據(jù)起始狀態(tài)設(shè)置的不同,在然后輸入數(shù)器脈沖波CP的作用下,環(huán)狀計(jì)數(shù)器的有效狀態(tài)也可以循環(huán)偏移一個(gè)1,也這個(gè)可以循環(huán)移位一個(gè)0.即當(dāng)后輸入CP驅(qū)動(dòng)信號(hào)時(shí),圓環(huán)形計(jì)數(shù)器中各個(gè)觸發(fā)器的Q端或端,將兩人一組地出現(xiàn)矩形驅(qū)動(dòng)信號(hào).

基于圓環(huán)形計(jì)數(shù)器時(shí),可以系統(tǒng)設(shè)置適當(dāng)?shù)某鯌B(tài),且輸出來Q3Q2Q1Q0端數(shù)碼寶貝傳說狀態(tài)不能幾乎一致(即沒法全為