如何學(xué)習(xí)Verilog語(yǔ)言？如果你想開發(fā)FPGA，你必須精通Verilog。如果沒(méi)有數(shù)字電路基礎(chǔ)，建議先學(xué)習(xí)一些基本的數(shù)字電路知識(shí)。再看《Verilog-HDL數(shù)字設(shè)計(jì)與合成》一書，我們一定要注意，只

如何學(xué)習(xí)Verilog語(yǔ)言？

如果你想開發(fā)FPGA，你必須精通Verilog。如果沒(méi)有數(shù)字電路基礎(chǔ)，建議先學(xué)習(xí)一些基本的數(shù)字電路知識(shí)。再看《Verilog-HDL數(shù)字設(shè)計(jì)與合成》一書，我們一定要注意，只要我們看了可以合成的代碼，那些不能合成的東西就可以擦肩而過(guò)。練習(xí)！練習(xí)！練習(xí)！你不能通過(guò)閱讀來(lái)學(xué)習(xí)。如果你有一個(gè)開發(fā)板，當(dāng)然，它是好的。如果你沒(méi)有，至少寫一個(gè)模擬程序。我讀書的時(shí)候買了一塊有幾千塊的開發(fā)板。如果你不練習(xí)，就永遠(yuǎn)學(xué)不會(huì)。一句話，先讀一本書，了解基礎(chǔ)數(shù)據(jù)和電學(xué)。那最好是學(xué)習(xí)和實(shí)踐。一個(gè)非常有用的方法是在書或你自己面前想一些代碼，然后看看電路是什么樣子。與C語(yǔ)言和其它軟件語(yǔ)言相比，F(xiàn)PGA的調(diào)試難度很大。我們必須確保學(xué)得更扎實(shí)。Verilog是硬件描述語(yǔ)言。歸根結(jié)底，你設(shè)計(jì)的是電路，而不是軟件。不能使用C語(yǔ)言和其他軟件語(yǔ)言。

使用simulink作圖像處理仿真，然后怎么轉(zhuǎn)成verilog語(yǔ)言?(英語(yǔ)不好，matlab的使用說(shuō)明看不太明白)？

雙擊圖中的紅色系統(tǒng)生成器，彈出一個(gè)框。單擊左下角的generate生成。找到目標(biāo)。Xis文件位于同一文件夾中。