Verilog HDL要用什么軟件？就是要把Verilog的基本語法弄清楚，自己寫代碼，一定要自己寫，這樣才能有效果。學(xué)會(huì)模擬。建議使用quartus軟件。當(dāng)然，它可以使用ISE軟件。它們都一樣，但都

Verilog HDL要用什么軟件？

就是要把Verilog的基本語法弄清楚，自己寫代碼，一定要自己寫，這樣才能有效果。學(xué)會(huì)模擬。建議使用quartus軟件。當(dāng)然，它可以使用ISE軟件。它們都一樣，但都是這兩家公司生產(chǎn)的。有一些不同之處。你該習(xí)慣了。書中，夏宇文教授Verilog數(shù)字系統(tǒng)設(shè)計(jì)課程，以及王金明教授的數(shù)字系統(tǒng)設(shè)計(jì)和Verilog HDL can。但光看書是沒用的。你必須自己做實(shí)驗(yàn)。你可以去實(shí)驗(yàn)室，讓老師給你拿一塊木板玩。實(shí)驗(yàn)中發(fā)現(xiàn)了許多錯(cuò)誤，如非阻塞分配和阻塞分配的區(qū)別。

慢慢來。

對(duì)于初學(xué)者比較好的verilog教材是什么？

作為初學(xué)者，北京航空航天大學(xué)夏宇文老師寫了一本不錯(cuò)的《Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程》。該書詳細(xì)介紹了Verilog的語法和設(shè)計(jì)中需要注意的一些問題。當(dāng)然，這本書只是一個(gè)介紹。Verilog只是一種語言。要真正設(shè)計(jì)FPGA，需要知道如何使用相應(yīng)的軟件，比如Xilinx-ise和Altera-QuartusII。建議您也看一下這些軟件的使用指南。關(guān)于設(shè)計(jì)思想，很多書都提到過。我希望你能讀更多的外國書。史蒂夫·基爾茨的高級(jí)FPGA設(shè)計(jì)或邁克爾·D·西萊蒂的Verilog HDL高級(jí)數(shù)字設(shè)計(jì)都是好書。

Verilog中always和forever產(chǎn)生的始終有什么差別？

前向回路通常用于產(chǎn)生周期性波形，作為模擬測(cè)試信號(hào)。它與always語句的不同之處在于它不能獨(dú)立地寫在程序中，而必須寫在初始?jí)K中。

以上文字摘自夏宇文老師的“Verilog數(shù)字系統(tǒng)設(shè)計(jì)課程”。如果我們只討論產(chǎn)生的時(shí)鐘信號(hào)，沒有區(qū)別。使用always和forever可以產(chǎn)生相同的時(shí)鐘信號(hào)

我已經(jīng)讀了這三本書。第三本書最適合初學(xué)者（這意味著他們以前從未接觸過Verilog）。它從宏觀的角度介紹這門課程，但也不乏具體的語法應(yīng)用。如果你讀完這本書，你可以讀得更詳細(xì)。第二個(gè)很好，介紹也很詳細(xì)。但如果你一開始就用第二本書，會(huì)讓你覺得煩躁，因?yàn)樗敿?xì)了。最初，Verilog只是一點(diǎn)點(diǎn)，它似乎談了很多。我讀的第一本書是夏宇文翻譯的Verilog advanced digital design。對(duì)初學(xué)者來說太深了，內(nèi)容太多了。我看了很久以后會(huì)覺得無聊的。這是我的經(jīng)驗(yàn)，希望對(duì)你有所幫助