quartus ii仿真出來(lái)半加器的圖輸出有大概2ns的延遲是怎么回事？一個(gè)是時(shí)間約束，另一個(gè)是邏輯鎖定。時(shí)間限制是根據(jù)你的時(shí)間安排和路線的要求。邏輯鎖是設(shè)計(jì)者在設(shè)備的某個(gè)位置指定一個(gè)模塊或網(wǎng)絡(luò)。雖然

quartus ii仿真出來(lái)半加器的圖輸出有大概2ns的延遲是怎么回事？

一個(gè)是時(shí)間約束，另一個(gè)是邏輯鎖定。時(shí)間限制是根據(jù)你的時(shí)間安排和路線的要求。邏輯鎖是設(shè)計(jì)者在設(shè)備的某個(gè)位置指定一個(gè)模塊或網(wǎng)絡(luò)。雖然時(shí)序限制，但合成器不能保證每次都能滿足要求；只有在邏輯被鎖定時(shí)，才能保證被鎖定的模塊在下一次合成中不會(huì)發(fā)生變化。

這是有原因的。之前添加的SPI模塊在開(kāi)始時(shí)是正常的。后來(lái)，一些模塊相繼加入到設(shè)計(jì)中。經(jīng)過(guò)綜合，發(fā)現(xiàn)SPI模塊工作不正常。奇怪的是，在我備份的幾個(gè)版本中，有些是正常的，有些是不正常的。在這個(gè)過(guò)程中，SPI模塊從未被修改過(guò)。我想合成器一定出了問(wèn)題。后來(lái)，我在普通版本的SPI上檢查了chip

planner中SPI的布局信息，鎖定了它的邏輯，并添加了新的模塊。因此，SPI沒(méi)有受到影響。