fpga無法像dsp一樣計(jì)算浮點(diǎn)數(shù)，為什么還比dsp計(jì)算能力強(qiáng)？FPGA的運(yùn)算能力不比DSP強(qiáng)，但處理速度比DSP快，更適合于實(shí)時(shí)數(shù)字信號(hào)處理。DSP中輸出的十六進(jìn)制的單精度浮點(diǎn)數(shù)怎么轉(zhuǎn)化為十進(jìn)制？根

fpga無法像dsp一樣計(jì)算浮點(diǎn)數(shù)，為什么還比dsp計(jì)算能力強(qiáng)？

FPGA的運(yùn)算能力不比DSP強(qiáng)，但處理速度比DSP快，更適合于實(shí)時(shí)數(shù)字信號(hào)處理。

DSP中輸出的十六進(jìn)制的單精度浮點(diǎn)數(shù)怎么轉(zhuǎn)化為十進(jìn)制？

根據(jù)您提到的要求，估計(jì)您的DSP是定點(diǎn)的，所以您需要將浮點(diǎn)數(shù)轉(zhuǎn)換為定點(diǎn)數(shù)計(jì)算。將浮點(diǎn)數(shù)乘以32768，表示定點(diǎn)的比例為{1，0，15}，即1個(gè)符號(hào)位、0個(gè)整數(shù)位和15個(gè)十進(jìn)制位。根據(jù)這些條件，可以轉(zhuǎn)換浮點(diǎn)數(shù)。程序在附件中。下圖顯示了結(jié)果：