verilog狀態(tài)機(jī)設(shè)計(jì)例題 RTL、FSM和SOC在VHDL(EDA)中分別是什么含義啊?
RTL、FSM和SOC在VHDL(EDA)中分別是什么含義???RTL寄存器傳輸電平FSM有限狀態(tài)機(jī)SOC數(shù)?;旌霞呻娐?。這種差異來(lái)自于英譯漢。有限狀態(tài)機(jī)對(duì)應(yīng)于有限狀態(tài)機(jī),有限自動(dòng)機(jī)對(duì)應(yīng)于有限狀態(tài)自動(dòng)
RTL、FSM和SOC在VHDL(EDA)中分別是什么含義?。?/h2>
RTL
寄存器傳輸電平
FSM
有限狀態(tài)機(jī)
SOC
數(shù)?;旌霞呻娐?。這種差異來(lái)自于英譯漢。有限狀態(tài)機(jī)對(duì)應(yīng)于有限狀態(tài)機(jī),有限自動(dòng)機(jī)對(duì)應(yīng)于有限狀態(tài)自動(dòng)機(jī)。值得注意的是,有限自動(dòng)機(jī)不能寫(xiě)成有限狀態(tài)自動(dòng)機(jī)。自動(dòng)機(jī)的字面意思是自動(dòng)機(jī),它的修飾語(yǔ)fine表示有限狀態(tài)。因此,有限自動(dòng)機(jī)可以轉(zhuǎn)化為有限自動(dòng)機(jī)和有限狀態(tài)自動(dòng)機(jī)。